【考點七】 控制器

　　1.控制器在CPU中的位置中央處理器(CPU)由兩個主要部分——控制器及運算器組成。其中程序計數(shù)器、指令寄存器、指令譯碼器、時序產生器和操作控制器等組成了控制器。它是對計算機發(fā)布命令的“決策機構”，協(xié)調和指揮整個計算機系統(tǒng)的操作，因此，它處于CPU中極其重要的位置。在CPU中，除算術邏輯單元(ALU)及累加器外，尚有下列邏輯部件：

　　(1)緩沖寄存器(DR)緩沖寄存器用來暫時存放由內存儲器讀出的一條指令或一個數(shù)據(jù)字;反之，當向內存存入一條指令或一個數(shù)據(jù)字時，也暫時將它們存放在這里。緩沖寄存器的作用是：

　�、僮鳛镃PU和內存、外部設備之間信息傳送的中轉站;

　　②補償CPU和內存、外部設備之間在操作速度上的差別;

　�、墼趩卫奂悠鹘Y構的運算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。

　　(2)指令寄存器(IR)指令寄存器用來保存當前正在執(zhí)行的一條指令。指令劃分為操作碼和地址碼字段，它們由二進制數(shù)字組成。為執(zhí)行任何給定的指令，必須對操作碼進行譯碼，以便指出所要求的操作。指令寄存器中操作碼字段的輸出就是指令譯碼器的輸入。操作碼一經譯碼后，即可向操作控制器發(fā)出具體操作的特定信號。

　　(3)程序計數(shù)器(PC)為了保證程序能夠連續(xù)地執(zhí)行下去，CPU必須具有某些手段來確定下一條指令的地址。而程序計數(shù)器(PC)正是起到這種作用，所以通常又稱其為指令計數(shù)器。(

　　4)地址寄存器(AR)地址寄存器用來保存當前CPU所要訪問的內存單元的地址。由于在內存和CPU之間存在著操作速度上的差別，所以必須使用地址寄存器來保持地址信息，直到內存讀/寫操作完成為止。

　　(5)累加寄存器(AC)累加寄存器AC通常簡稱為累加器。它的功能是：當運算器的算術/邏輯單元(ALU)執(zhí)行全部算術和邏輯運算時，為ALU提供一個工作區(qū)。例如，在執(zhí)行一個加法前，先將一個操作數(shù)暫時存放在AC中，再從存放中取出另一個操作數(shù)，然后同AC的內容相加，所得結果送回AC中，而AC中原有的內容隨即被破壞。顧名思義，累加寄存器用來暫時存放ALU運算的結果信息。顯然，運算器中至少要有一個累加寄存器。由于運算器的結構不同，可采用多個累加寄存器。

　　(6)狀態(tài)寄存器(SR)狀態(tài)寄存器保存由算術指令和邏輯指令運行或測試結果建立的各種狀態(tài)碼內容。

　　(7)操作控制器操作控制器的功能，就是根據(jù)指令操作碼和時序信號，產生各種操作控制信號，以便正確地建立數(shù)據(jù)通路，從而完成取指令和執(zhí)行指令的控制。根據(jù)設計方法不同，操作控制器可分為組合邏輯型、存儲邏輯型、組合邏輯與存儲邏輯結合型三種。第一種稱為常規(guī)控制器，它是采用組合邏輯技術來實現(xiàn)的;第二種稱為微程序控制器，它是采用存儲邏輯來實現(xiàn)的;第三種稱為PLA控制器，它是吸收前兩種的設計思想來實現(xiàn)的。

　　(8)時序產生器CPU中除了操作控制器外，還必須有時序產生器，因為計算機高速地進行工作，每一動作的時間是非常嚴格的，不能有任何差錯。時序產生器的作用，就是對各種操作實施時間上的控制。

　　2.控制器的組成運算器包括ALU、累加器、數(shù)據(jù)緩沖寄存器和狀態(tài)寄存器，而控制器的核心是操作控制器，圍繞它的有程序計數(shù)器(PC)、指令寄存器(IR)、指令譯碼器(ID)和時序產生器。

　　2011年計算機等考三級網絡技術復習筆記匯總

　　2010年9月計算機等級考試成績查詢匯總

　　2011年上半年計算機等級考試報名時間匯總