點擊查看：2015年嵌入式系統(tǒng)開發(fā)工程師考試復習要點匯總

　　4、實時系統(tǒng)的調度

　　(1)調度：給定一組實時任務和系統(tǒng)資源，確定每個任務何時何地執(zhí)行的整個過程。

　　(2)搶占式調度：通常是優(yōu)先級驅動的調度，如uCOS。優(yōu)點是實時性好、反應快，調度算法相對簡單，可以保證高優(yōu)先級任務的時間約束;缺點是上下文切換多。

　　(3)非搶占式調度：通常是按時間片分配的調度，不允許任務在執(zhí)行期間被中斷，任務一旦占用處理器就必須執(zhí)行完畢或自愿放棄，如WinCE。優(yōu)點是上下文切換少;缺點是處理器有效資源利用率低，可調度性不好。

　　(4)靜態(tài)表驅動策略：系統(tǒng)在運行前根據各任務的時間約束及關聯(lián)關系，采用某種搜索策略生成一張運行時刻表，指明各任務的起始運行時刻及運行時間。

　　(5)優(yōu)先級驅動策略：按照任務優(yōu)先級的高低確定任務的執(zhí)行順序。

　　(6)實時任務分類：周期任務、偶發(fā)任務、非周期任務。

　　(7)實時系統(tǒng)的通用結構模型：數(shù)據采集任務實現(xiàn)傳感器數(shù)據的采集，數(shù)據處理任務處理采集的數(shù)據、并將加工后的數(shù)據送到執(zhí)行機構管理任務控制機構執(zhí)行。

　　5、嵌入式微處理器體系結構

　　(1)馮諾依曼結構：程序和數(shù)據共用一個存儲空間，程序指令存儲地址和數(shù)據存儲地址指向同一個存儲器的不同物理位置，采用單一的地址及數(shù)據總線，程序和數(shù)據的寬度相同。例如：8086、ARM7、MIPS…

　　(2)哈佛結構：程序和數(shù)據是兩個相互獨立的存儲器，每個存儲器獨立編址、獨立訪問，是一種將程序存儲和數(shù)據存儲分開的存儲器結構。例如：AVR、ARM9、ARM10…

　　(3)CISC與RISC的特點比較(參照教程22頁)。計算機執(zhí)行程序所需要的時間P可以用下面公式計算：P=I×CPI×T

　　I：高級語言程序編譯后在機器上運行的指令數(shù)。

　　CPI：為執(zhí)行每條指令所需要的平均周期數(shù)。

　　T：每個機器周期的時間。

　　(4)流水線的思想：在CPU中把一條指令的串行執(zhí)行過程變?yōu)槿舾芍噶畹淖舆^程在CPU中重疊執(zhí)行。

　　(5)流水線的指標：

　　吞吐率：單位時間里流水線處理機流出的結果數(shù)。如果流水線的子過程所用時間不一樣長，則吞吐率應為最長子過程的倒數(shù)。

　　建立時間：流水線開始工作到達最大吞吐率的時間。若m個子過程所用時間一樣，均為t，則建立時間T=mt。

　　(6)信息存儲的字節(jié)順序A、存儲器單位：字節(jié)(8位)

　　B、字長決定了微處理器的尋址能力，即虛擬地址空間的大小。

　　C、32位微處理器的虛擬地址空間位232，即4GB。

　　D、小端字節(jié)順序：低字節(jié)在內存低地址處，高字節(jié)在內存高地址處。

　　E、大端字節(jié)順序：高字節(jié)在內存低地址處，低字節(jié)在內存高地址處。F、網絡設備的存儲順序問題取決于OSI模型底層中的數(shù)據鏈路層。

　　6、邏輯電路基礎

　　(1)根據電路是否具有存儲功能，將邏輯電路劃分為：組合邏輯電路和時序邏輯電路。

　　(2)組合邏輯電路：電路在任一時刻的輸出，僅取決于該時刻的輸入信號，而與輸入信號作用前電路的狀態(tài)無關。常用的邏輯電路有譯碼器和多路選擇器等。

　　(3)時序邏輯電路：電路任一時刻的輸出不僅與該時刻的輸入有關，而且還與該時刻電路的狀態(tài)有關。因此，時序電路中必須包含記憶元件。觸發(fā)器是構成時序邏輯電路的基礎。常用的時序邏輯電路有寄存器和計數(shù)器等。

　　(4)真值表、布爾代數(shù)、摩根定律、門電路的概念。

　　(5)NOR(或非)和NAND(與非)的門電路稱為全能門電路，可以實現(xiàn)任何一種邏輯函數(shù)。

　　(6)譯碼器：多輸入多輸出的組合邏輯網絡。

　　每輸入一個n位的二進制代碼，在m個輸出端中最多有一個有效。當m=2n是，為全譯碼;當m<2n時，為部分譯碼。

　　(7)由于集成電路的高電平輸出電流小，而低電平輸出電流相對比較大，采用集成門電路直接驅動LED時，較多采用低電平驅動方式。液晶七段字符顯示器LCD利用液晶有外加電場和無外加電場時不同的光學特性來顯示字符。

　　(8)時鐘信號是時序邏輯的基礎，它用于決定邏輯單元中的狀態(tài)合適更新。同步是時鐘控制系統(tǒng)中的主要制約條件。

　　(9)在選用觸發(fā)器的時候，觸發(fā)方式是必須考慮的因素。觸發(fā)方式有兩種：電平觸發(fā)方式：具有結構簡單的有點，常用來組成暫存器。

　　邊沿觸發(fā)方式：具有很強的抗數(shù)據端干擾能力，常用來組成寄存器、計數(shù)器等。

　　相關推薦：

　　各地2015年計算機等級考試報名時間匯總

　　各地2015年上半年計算機等級考試費用匯總

　　考試吧特別策劃：2015年計算機等級考試報考指南